



**fedora**  
ELECTRONIC LAB


**linuxmint**  
from freedom came elegance

**ubuntu**




### Helburuak

Berezko denborak aginduta, kontrolagailu jarraituren erantzun baliokidea duen kontrol-sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.





### Metodologia eta erabilitako tresnak


1. Implementación con componentes digitales convencionales
2. Implementación con componentes digitales convencionales
3. Implementación mediante componentes digitales convencionales
4. Implementación mediante componentes digitales convencionales
5. Implementación mediante componentes digitales convencionales
6. Implementación mediante componentes digitales convencionales
7. Implementación mediante componentes digitales convencionales



### Deskribapen orokorra



**GPL V3** **LGPL V3**  
Free Software



## Laburbilduz

- Abstrakzio-maila baxuko garapen osoa.
- Esperimentalki balidatutako sistema.
- Azterketa bibliografiko zabala.
- Irudien eta bestelako baliabideen biltegi irekia.
- Plataforma ezberdinetan, tresna ireki eta askeekin egindako dokumentazioa.



# Kontrol esparruan ikasketa eta garapenerako oinarrizko ingurune praktiko, ireki eta askea



*discrete\_control, PID, real\_time, matlab\_simulink, xilinx\_ise, fpga\_spartan3*

## IKASLEAREN DATUAK

Unai Martinez Corral

[umartinez012@ikasle.ehu.es](mailto:umartinez012@ikasle.ehu.es)

## ZUZENDARIAREN DATUAK

Koldo Basterretxea Oyarzabal

[koldo.basterretxea@ehu.es](mailto:koldo.basterretxea@ehu.es)

# Helburuak

Benetako denborak aginduta, kontrolagailu jarraituaren erantzun baliokidea duen kontrol-sistema digital modularra, txertatua eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.



Modularra



Real-time



Txertatua



Autonomoa




Hiztuna



Erabilerraza

Plantaren modelo ahalik eta egiazkoa lortzea


EQUIPO MV-541



Diligent PmodHB3™  
2A H-Bridge



Kontrolagailua doitza



Arkitektura ezberdinak konparatzea

Monitorizazio eta kontrolerako modulu periferikoak deskribatzea

Modelo diskretuarekin  
ezberdintasunak aztertzea



# autonomoa FPGA datean implementatzea eta kontrola gauzatzea.



Modularra



Real-time



Txertatua



Autonomoa




Hiztuna



Erabilerraza

Plantaren modelo ahalik eta egiazkoa lortzea


EQUIPO MV-541



Digilent PmodHB3™  
2A H-Bridge



Kontrolagailua doitza



Arkitektura ezberdinak konparatzea

Monitorizazio eta kontrolerako modulu  
periferikoak deskribatzea



Modelo diskretuarekin  
ezberdintasunak aztertzea

# Helburuak


Benetako denborak aginduta, kontrolagailu jarraituaren erantzun baliokidea duen kontrol-sistema digital modularra, txertatua eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.



Modularra



Real-time



Txertatua



Autonomoa



Hiztuna




Erabilerraza



# Metodologia eta erabilitako tresnak

1. ► Begizta osatzen duten elementuen modelo matematikoak aztertza, aukeratza eta parametroak identifikatza.
2. ► Konputagailuz burutako simulazio numerikoaz sistema osoaren modeloa validatza eta PID kontrolagailu jarraitua ditztea.
3. ► PID kontrolagailu diskretuaren egitura aukeratza eta lagin-keta-maiztasunaren ikasketa burutza.
4. ► Arkitektura ezberdinaren kalkuluak koma finkoa egiteko adierazpenak aukeratza.
5. ► Bit-zehatzta eta ziklo-zehatzta den simulazio ingurunean modelo ezberdinen erantzunak konparatzea.
6. ► Sintesirako, mapa egiteko eta diseinua implementatzeko software ingurune integratuaren PID kontrolagailua VHDL tingoian deskribatza.
7. ► Sistema osatzeko, egoera finituko makinetan eta erregistroetan oinarritutako modulu periferikoak deskribatza: kodetzaile inkremental birakariak, PWM modulagailua, H-zubia babesteko logika, VGA, LCD...
8. ► Sistema validatza:
  - Blackbox
  - Azterketa kasu zehatzak: Spartan3E Starter Kit, MV541 maketa eta PmodHB3.



1.



Begizta osatzen duten elementuen modelo matematikoak aztertzea, aukeratzea eta parametroak identifikatzea.

2.



Konputagailuz burututako simulazio numerikoaz sistema osoaren modeloa balidatzea eta PID kontrolagailu jarraitua doitza.

**1.**



Begizta osatzen duten elementuen modelo matematikoak aztertzea, aukeratzea eta parametroak identifikatzea.

**2.**



Konputagailuz burututako simulazio numerikoaz sistema osoaren modeloa balidatzea eta PID kontrolagailu jarraitua doitza.



# UUULUYIA CU

3.



PID kontrolagailu diskretuaren egitura  
aukeratzea eta laginketa-maiztasunaren  
ikasketa burutzea.

4.



Arkitektura ezberdinetan kalkuluak koma  
finkoan egiteko adierazpenak aukeratzea.

**3.**



**PID kontrolagailu diskretuaren egitura  
aukeratzea eta laginketa-maiztasunaren  
ikasketa burutzea.**

**4.**



**Arkitektura ezberdinetan kalkuluak koma  
finkoan egiteko adierazpenak aukeratzea.**

# dataduilaK

5.

Bit-zehatza eta ziklo-zehatza den simulazio ingurunean modelo ezberdinen erantzunak konparatzea.

6.

Sintesirako, mapa egiteko eta diseinua implementatzeko software ingurune integratuan PID kontrolagailua lengoainan deskribatzea.

**5.**

**Bit-zehatza eta ziklo-zehatza den simulazio ingurunean modelo ezberdinak erantzunak konparatzea.**

**6.**

**Sintesirako, mapa egiteko eta diseinua implementatzeko software ingurune integratuan PID kontrolagailua VHDL lengoian deskribatzea.**



# tresnak

7.

Sistema osatzeko, egoera finituko makinetan eta erregistroetan oinarritutako modulu periferikoak deskribatzea: kodetzaile inkremental birakariak, PWM modulagailua, H-zubia babesteko logika, VGA, LCD...

8.

Sistema balidatzea:

- Blackbox
- Azterketa kasu zehatza: Spartan3E Starter Kit, MV541 maketa eta PmodHB3.

7.

Sistema osatzeko, egoera finituko makinetan eta erregistroetan oinarritutako modulu periferikoak deskribatzea: kodetzaile inkremental birakariak, PWM modulagailua, H-zubia babesteko logika, VGA, LCD...


8.

Sistema balidatzea:

- Blackbox
- Azterketa kasu zehatza: Spartan3E Starter Kit, MV541 maketa eta PmodHB3.




XILINX  
SYSTEM  
GENERATOR™  
For DSP



MATLAB®

1. matematikoak aztertzea, aukeratzea eta parametroak identifikatzea.
2. Konputagailuz burututako simulazio numerikoaz sistema osoen modeloa validatzea eta PID kontrolagailu jarraitua doitzea.
3. aukeratza eta laginketa-maiztasunaren ikasketa burutzea.
4. Arkitektura ezberdinetan kalkulu koma finkoan egiteko adierazpenak aukeratzea.
5. ingurunean modelo ezberdinen erantzunak konparatzea.
6. Sintesirako, mapa egiteko eta diseinua implemantatzeko software ingurune integratuaren PID kontrolagailua VHDL lengoaldea deskribatzea.
7. oinarritutako moduak periferikoak deskribatzea: kooperatze inkremental birakariak, PWM modulagailua, H-zubia babesteko logika, VGA, LCD...
8. Sistema validatza:
  - Blackbox
  - Azterketa kasu zehatzak: Spartan3E Starter Kit, MVS41 maketa eta PmodHB3.



De



# Identifikazioa

First Order Transfer function:  $\frac{K}{\tau s + 1}$

First Order Plus Delay Transfer function:  $\frac{K}{\tau s + 1} e^{-\alpha s}$

Discrete First Order Plus Delay Transfer function:  
$$z^{-\text{round}\left(\frac{\alpha}{T_s}\right)} \frac{\frac{K \cdot T_s}{\tau}}{z - e^{\frac{-T_s}{\tau}}}$$

planta eta  
sarrera-irteerak


# entità

**First Order Transfer function:**  $\frac{K}{\tau s + 1}$

**First Order Plus Delay Transfer function:**  $\frac{K}{\tau s + 1} e^{-\alpha s}$

**Discrete First Order Plus Delay Transfer function:**  $z^{-\text{round}(\frac{\alpha}{T_s})} \frac{\frac{K \cdot T_s}{\tau}}{z - e^{\frac{-T_s}{\tau}}}$







1. ordeneko

---


planta arrunta




# Begizta itxia!



# ZOH






malgua  
parametrizatua




# Egitura


$$\frac{U(s)}{E(s)} = K_p + Ki \cdot \frac{1}{s} + Kd \cdot s$$

# Fordward (Euler) Backward difference Tustin / bilinear





Euler / Backward




$$T_s \cdot E(k - 1)$$

edo

$$T_s \cdot E(k)$$



Tustin



$$\frac{T_s}{2} \cdot (E(k) - E(k - 1)) + T_s \cdot E(k - 1)$$

$$T_s \cdot \frac{E(k) + E(k - 1)}{2}$$


# bilinear



setup time

rise time

overshoot



# Doiketa

$P$	6	Step time	.01s	Values	(0 : 1)
$I$	0.125	Rise time	0.5s	Rise	90%
$D$	0.25	Setting time	1.0s	Setting	1.5%
		Overshoot	2.5%	Undershoot	1.5%

P , I , D


K<sub>p</sub> , K<sub>i</sub> , K<sub>d</sub>

$$K_p = P \quad K_i = \frac{I \cdot Ts}{2} \quad K_d = \frac{D}{Ts}$$

TF

propioa





# BW/Ts


$$\frac{U(s)}{E(s)} = K_p \left( 1 + \frac{1}{T_i \cdot s} + T_d \cdot s \right) \frac{1}{T_f \cdot s + 1} = \left( K_p + \frac{K_i}{s} + K_d \cdot s \right) \frac{1}{T_f \cdot s + 1}$$

# real-time gainlaginketa


Wescott  $10 \cdot F_{cl} < F_s < 20 \cdot F_{cl}$

Santina et al.  $10 \cdot F_{cl} < F_s < 40 \cdot F_{cl}$

Franklin et al.  $\frac{\omega_0}{0,3} < F_s < \frac{\omega_0}{0,08}$



# Sampling



$F_s$	$\infty$	$F_{Shannon}$	$BW \cdot 5$	$BW \cdot 10$	$BW \cdot 30$	$BW \cdot 50$	$BW \cdot 100$
$T_s(\text{ms})$	0	550	220	110	36,67	22	11

1. ordeneko  
planta arrunta

Jarraitzua Diskretua

Begizta itxia

ZOH

malgua  
parametrizatua

setup time  
rise time  
overshoot

TF  
propioa

Egitura

$$E(s) = K_p + K_i \cdot \frac{1}{s} - K_d \cdot s$$

Fordward (Euler)  
Backward difference  
Tustin / bilinear

Doiketa

$$\begin{aligned} P &= 6 \\ I &= 0.25 \\ D &= 0.25 \end{aligned}$$

P, I, D  
 $K_p = P$   
 $K_i = \frac{I \cdot T_s}{2}$   
 $K_d = \frac{D}{T_s}$


real-time  
gainlaginketa

BW/Ts

koma finkoa  
↓  
if  
System Generator


Blackbox

**koma finkoa**





**koma finkoa**

1




# System Generator






Zehatza	Konstantea	Blokearen izena	Seinale mota
6	6	Gateway In ref	Fix_12_8
$K_p = P$	$\Delta 0\%$	Gateway In feed	Fix_12_8
$6,875 \cdot 10^{-4}$	$6,714 \cdot 10^{-4}$	dif_act	Fix_13_8
$K_i = \frac{I \cdot Ts}{2}$	$\Delta 1,61 \cdot 10^{-5}$ %2,3418	dif_pre	Fix_13_8
22,7272	22,73	Kp	Fix_16_8
$K_d = \frac{D}{Ts}$	$\Delta 2,73 \cdot 10^{-3}$ %0,012	int_sum	Fix_14_8
		Ki	Fix_28_22
		int_out	Fix_29_22
		int_mem	Fix_29_22
		der_dif	Fix_14_8
		Kd	Fix_25_14
		add_out1	Fix_26_14
		add_out2	Fix_35_22




Jarraitua Iragazia

Diskretua

Diskretua (sysgen)



# PID kontroladorea




VHDL deskribapena

LCD

VGA

Sarrera (irakurketa)

Irteera (eragitea)



```
-- r(k) - y(k)
dif_act <= resize(ref,aswl) - resize(feed,aswl);

-- e(k)+e(k-1)
int_sum <= resize(dif_act,aswl+1) + resize(dif_pre,aswl+1);
-- e(k)-e(k-1)
der_dif <= resize(dif_act,aswl+1) - resize(dif_pre,aswl+1);

-- up(k)=Kp*e(k)
pro_out <= shift_right(resize(kp*dif_act,mwl),pbp-minbp);
-- Ki*(e(k)+e(k-1))
int_mult <= shift_right(resize(ki*int_sum,mwl+1),ibp-minbp);
-- ud(k)=Kd*(e(k)-e(k-1))
der_out <= shift_right(resize(kd*der_dif,mwl+1),dbp-minbp);

-- ui(k)=Ki*(e(k)+e(k-1))+ui(k-1)
int_tosat <= resize(int_mult,oswl+1) + resize(int_rem,oswl
    +1);

-- u(k)=up(k)+ud(k)+uisat(k)
out_tosat <= resize(pro_out,oswl+1) +
    resize(int_out,oswl+1) +
    resize(der_out,oswl+1);

-- Kontrol seinalea moztea
o <= out_sat(oswl-1 downto o_wl);
```

$$K_p = P \quad K_i = \frac{I \cdot T_s}{2} \quad K_d = \frac{D}{T_s}$$

$$pro_{out} \quad U_p(k) = Kp \cdot E(k)$$



$$int_{out} \quad U_i(k) = Ki \cdot (E(k) + E(k-1)) + U_i(k-1)$$


$$der_{out} \quad U_d(k) = Kd \cdot (E(k) - E(k-1))$$

```
-- ui(k) -> uisat(k)
INTSAT: anie_sat
    generic map (oswl+1,oswl)
    port map (int_tosat,int_out);

-- u(k) -> usat(k)
OUTSAT: anie_sat
    generic map (oswl+1,oswl)
    port map (out_tosat,out_sat);
```

# Blackbox






Jarraitua Iragazia

Diskretua

Diskretua (blackbox)



# PID kontroladorea



**VHDL deskribapena**


**LCD**

**VGA**

**Sarrera (irakurketa)**



**Irteera (eragitea)**

# Sarrera (irakurketa)





# Irteera (eragitea)






*clk\_pwm*





# PID kontroladorea



VHDL deskribapena


LCD

VGA

Sarrera (irakurketa)

Irteera (eragitea)

# Deskribapen orokorra



# Spartan3E Starter Kit

5 VDC, 2A Supply  
100-240V AC Input  
50-60 Hz

USB2

JTAG & SPI Flash  
programming

test VGA








trigger  
menu




loop  
menu



pause










REF  
VAR  
OUT


+

-


REF VAR OUT









$$\frac{2 \cdot var + var \cdot z^{-1} + var \cdot z^{-2}}{4}$$



# **test VGA**



**trigger  
menu**



**loop  
menu**



**pause**

# Spartan3E Starter Kit

5 VDC, 2A Supply  
100-240V AC Input  
50-60 Hz

USB2

JTAG & SPI Flash  
programming

test VGA








trigger  
menu



loop  
menu



pause



LCD

VGA

Sarrera (irakurketa)

Irteera (eragitea)

T<sub>s</sub>

Azterketa kasua

Identifikazioa


Plantaren  
modeloa

Doiketa

	T <sub>d</sub> = 5ms	T <sub>d</sub> = 10ms
X1	5	10
X2	10	20
X3	20	30







# Azterreta Rasua







## Identifikazioa






# Plantaren modeloa








For validation purposes the simulation mode can be set to PWM in both the Controlled PWM and H-Bridge blocks.


en


a




$$\begin{array}{ll} P & 1.625 \\ I & 6.25 \\ D & 0.075 \end{array} \quad \left\{ \begin{array}{lll} \text{Step time} & .01 & \text{Values} & (0 : .75) \\ \text{Rise time} & .275 & \text{Rise} & 90\% \\ \text{Setting time} & .65 & \text{Setting} & 2.5\% \\ \text{Overshoot} & 2.5\% & \text{Undershoot} & 2.5\% \end{array} \right\}$$

# Doiketa





Jarraitua Iragazia



Diskretua


$$\frac{1200 \cdot 50}{60} \cdot T_s \cdot modua = 1000 \cdot modua \quad (\frac{inpultsu}{laginketa})$$

Ts


	$T_s = 5ms$	$T_s = 10ms$
X1	5	10
X2	10	20
X4	20	40

# Sintesia

Implementazio fisikoaren ikuspegি teknologikoa




anie-tiny




anie

# Inplementazio fisikoaren ikuspegি teknologikoa



anie-tiny



anie

**Muntaia egitea  
Kontrola gauzatzea**



# Neurketak

Logic Utilization	Used	Available
Number of Slice Flip Flops	412 4%	9,312
Number of 4 input LUTs	989 10%	9,319
Number of occupied Slices	624 13%	4,659
Total Number of 4 input LUTs	1,004 10%	9,312
Number used as Inputs	991 100%	
Number used as a route-thru	69	136
Number used for Dual Port RAMs	32	32
Number used as Shift registers	3	3
Number of local IOs	50 10%	220
Number of RAMB10s	4 20%	20
Number of BRFGMUXs	7 20%	24
Number of DIOs	2 40%	4
Number of GND/POWERIOs	7 35%	90
Average Routing of Non-Clock Nets	3.21	8.21

Speed Grade: -4  
Minimum period: 19,410 ns  
Maximum Frequency: 51.520 MHz  
Min. input arrival time before clock: 20,314 ns 19,267 ns  
Max. output required time after clock: 40,600 ns  
Max. combinational path delay: 14,622 ns 14,632 ns  
*anic-bing anic*

Logic Utilization	<i>anie-tiny</i>		<i>anie</i>		Available
	Used	Used	Used	Used	
Number of Slice Flip Flops	412	4%	583	6%	9,312
Number of 4 input LUTs	938	10%	1,529	16%	9,312
Number of occupied Slices	624	13%	1,009	21%	4,656
Total Number of 4 input LUTs	1,004	10%	1,665	17%	9,312
Number used as logic	903		1,492		
Number used as a route-thru	66		136		
Number used for Dual Port RAMs	32		32		
Number used as Shift registers	3		5		
Number of bonded IOBs	29	12%	36	15%	232
Number of RAMB16s			4	20%	20
Number of BUFGMUXs	7	29%	9	37%	24
Number of DCMs	2	50%	2	50%	4
Number of MULT18X18SIOS	7	35%	10	50%	20
Average Fanout of Non-Clock Nets	3.24		3.21		

	<b>Speed Grade:</b>	-4
	<b>Minimum period:</b>	19,410 ns
	<b>Maximum Frequency:</b>	51,520 MHz
<b>Min. input arrival time before clock:</b>	20,314 ns	19,267 ns
<b>Max. output required time after clock:</b>		40,600 ns
<b>Max. combinational path delay:</b>	14,622 ns	14,632 ns
	<i>anie-tiny</i>	<i>anie</i>



**fedora**  
ELECTRONIC LAB


**linuxmint**  
from freedom came elegance

**ubuntu**




### Helburuak

Berezko denborak aginduta, kontrolagailu jarraituren erantzun baliokidea duen kontrol-sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.




### Metodologia eta erabilitako tresnak


1. Implementazioa egin beharreko denboraren aldean, denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.
2. Antesaketa estandarizatua egin beharreko denboraren aldean, denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.
3. Denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.
4. Denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.
5. Denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.
6. Denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.
7. Denboran zehar, sistema digital modularrak, txanturra eta autonomoa FPGA batean implementatzea eta kontrola gauzatzea.



### Deskribapen orokorra



**GPL V3** **LGPL V3**  
Free Software



## Laburbilduz

- Abstrakzio-maila baxuko garapen osoa.
- Esperimentalki balidatutako sistema.
- Azterketa bibliografiko zabala.
- Irudien eta bestelako baliabideen biltegi irekia.
- Plataforma ezberdinetan, tresna ireki eta askeekin egindako dokumentazioa.

