dc.contributor.advisor | Del Campo Hagelstrom, Inés Juliana | es |
dc.contributor.author | Artetxe Querejeta, Itsaso | es |
dc.contributor.other | F. CIENCIA Y TECNOLOGIA | es |
dc.contributor.other | ZIENTZIA ETA TEKNOLOGIA F. | eu |
dc.date.accessioned | 2015-06-05T10:45:07Z | |
dc.date.available | 2015-06-05T10:45:07Z | |
dc.date.issued | 2015-06-05 | |
dc.identifier.uri | http://hdl.handle.net/10810/15227 | |
dc.description.abstract | El procesado digital de señales en tiempo real requiere en algunos casos el desarrollo de hardware específico de alta velocidad. Con este fin se propone el diseño de una arquitectura, su especificación usando un lenguaje de descripción del hardware (VHDL) y su verificación experimental sobre un circuito integrado de tipo FPGA. Se propone en concreto la implementación de un filtro FIR y su aplicación a señales de audio. | es |
dc.language.iso | spa | es |
dc.rights | info:eu-repo/semantics/openAccess | es |
dc.subject | FPGA | es |
dc.subject | procesado digital | es |
dc.title | Procesado digital de señales mediante circuitos integrados reconfigurables. | es |
dc.type | info:eu-repo/semantics/bachelorThesis | es |
dc.date.updated | 2014-06-24T09:26:49Z | es |
dc.language.rfc3066 | en | es |
dc.rights.holder | © 2014, EL AUTOR | es |
dc.contributor.degree | Grado en Ingeniería Electrónica | es |
dc.contributor.degree | Ingeniaritza Elektronikoko Gradua | es |
dc.identifier.gaurregister | 52062-602687-10 | es |
dc.identifier.gaurassign | 9291-602687 | es |